平成22年度春期問12テクノロジ系

基本情報平成22年度春期問12：テクノロジ系に関する問題

キャッシュメモリに関する記述のうち, 適切なものはどれか。

a書込み命令を実行したときに, キャッシュメモリと主記憶の両方を書き換える方式と, キャッシュメモリだけを書き換えておき, 主記憶の書換えはキャッシュメモりから当該データが追い出されるときに行う方式とがある。正答
bキャッシュメモリにヒットしない場合に割込みが生じ, プログラムによって主記憶からキャッシュメモリにデータが転送される。
cキャッシュメモリは, 実記憶と仮想記憶とのメモリ容量の差を埋めるために採用される。
d半導体メモリのアクセス速度の向上が著しいので, キャッシュメモリの必要性は減っている。

正答：A書込み命令を実行したときに, キャッシュメモリと主記憶の両方を書き換える方式と, キャッシュメモリだけを書き換えておき, 主記憶の書換えはキャッシュメモりから当該データが追い出されるときに行う方式とがある。

AI解説（初心者・標準・上級）

理解度に合わせて3レベルの解説を無料で読めます。

初心者向けまずはここから。やさしく要点を解説

答えは a です。

キャッシュメモリ（CPUの近くにある超速メモリ）にデータを書き換えたとき、主記憶（メインメモリ）にどう反映するかは2つの方式があります。

ライトスルー方式：キャッシュと主記憶を両方同時に書き換える（安全だが遅め）
ライトバック方式：いったんキャッシュだけ書き換え、追い出されるときに主記憶へ反映（速いが工夫が必要）

この2方式の説明が選択肢aに正確に書かれています。

👉 覚え方：「すぐ書く＝ライトスルー、後で書く＝ライトバック」。

ほかの選択肢：b 割込みで主記憶からキャッシュへ転送＝普通はハードウェアが自動でやる（誤り）／c 仮想記憶と実記憶の差を埋める＝それは仮想記憶機構の役割／d「キャッシュ不要」＝今でも超重要、現代CPUの主要要素。

標準試験対策の基準レベル

なぜこれが正解か

正解は a。キャッシュへの書込みポリシは2方式：

ライトスルー（Write-Through）：キャッシュと主記憶を同時に更新。主記憶との整合性が常時保たれるがバスアクセスが多くなる。
ライトバック（Write-Back）：キャッシュのみ更新し、ダーティフラグを立てる。当該データがキャッシュから追い出される（リプレース）タイミングで主記憶に書戻す。バスアクセス削減で高速だが整合性管理が複雑。

各選択肢の解説

b：ヒットしないと割込みでプログラムが主記憶からキャッシュに転送＝誤り。キャッシュミスはハードウェアが透過的に処理する（プログラム介入不要）。
c：仮想記憶と実記憶の差を埋める=仮想記憶機構（MMU）の役割。キャッシュとは別概念。
d：「キャッシュの必要性は減っている」＝現代CPUは依然キャッシュ階層（L1/L2/L3）が性能の鍵で、必要性はむしろ増大。

覚え方・ひっかけ注意

書込み2方式の対比：Write-Through=即時両方書込み、安全、低速／Write-Back=遅延書込み、高速、整合性管理必要。書込みミス時の挙動としてWrite-Allocate（キャッシュにロードしてから書く）／No-Write-Allocate（主記憶のみ書く）の選択もある。

上級誤答論破・背景理論まで深掘り

理論的背景

キャッシュ設計の4要素：(1) 配置方式＝Direct-Mapped（高速・衝突多）、Set-Associative（n-wayがバランス良、現代主流は4〜16-way）、Fully-Associative（衝突0だが探索コスト高、TLB等の小容量で利用）、(2) 置換アルゴリズム＝LRU/PLRU/Random（前問解説参照）、(3) 書込み方式＝Write-Through/Write-Back × Write-Allocate/No-Write-Allocate、(4) コヒーレンスプロトコル＝マルチコア環境での一貫性維持。MESI（Modified-Exclusive-Shared-Invalid）プロトコルが基本で、MOESI（Owned状態追加、AMD系）、MESIF（Forward状態追加、Intel系）も実装される。False Sharing（同一キャッシュラインを別コアが書き換えてキャッシュラインpingpongが発生する性能問題）は並列プログラミングの古典的トラップ。

実務での使われ方

現代CPUのキャッシュ階層：L1（32〜64KB/コア、分離型I-Cache+D-Cache、1〜4サイクル）→L2（256KB〜1MB/コア、10〜20サイクル）→L3/LLC（数十MB/全コア共有、40〜80サイクル）→主記憶（100〜300サイクル）。Apple Silicon・AMD Ryzen・Intel Coreで設計思想が異なる（Apple M3 Maxは数百MB級の統合メモリ、AMD 3D V-Cacheは積層型キャッシュで128MB+）。GPUは多数の小さなキャッシュ（L1/L2、Shared Memory、Texture Cache）と巨大HBM主記憶の組合せ。Persistent Memory（Intel Optane、現在は事業終了したが概念は重要）、CXL（Compute Express Link）はメモリ階層の境界を再定義する近年の技術。

試験での位置づけ

FE科目Aでキャッシュ書込み方式の識別が頻出。応用情報・エンベデッドシステムスペシャリスト・データベーススペシャリストでは平均アクセス時間計算、キャッシュヒット率、コヒーレンスプロトコル、メモリ階層設計が深く問われる。情報処理安全確保支援士ではSpectre/Meltdown等のキャッシュ攻撃（サイドチャネル攻撃の一種）が頻出トピック。

選択肢の発展補足

メモリ階層全体：レジスタ（0サイクル、数十〜数百個）→L1→L2→L3→主記憶（DRAM）→SSD（NVMe）→HDD/オブジェクトストレージ→テープ。Amdahlの法則とMemory Wall問題（CPU高速化に対しメモリ帯域が追従できない）が古典的論点。近年の解決策：HBM（積層DRAM、TSV接続）、3D-stacked Cache、Compute-In-Memory（メモリチップで演算）、Near-Memory Computing。AI処理ではSystolic Array（Google TPU）が古典アーキテクチャを復活させた。永続化高速化にはWAL（Write-Ahead Log）+NVDIMM、SCM（Storage Class Memory）が活用される。FE午後・データベーススペシャリストでは具体的なI/O時間計算、ストレージ階層設計問題が頻出。