基本情報 令和6年度 科目A 問3：テクノロジ系に関する問題

答えは b（0.90 ＝ 90%） です。

キャッシュ＝CPUのすぐ横にある“高速メモ帳”。当たれば速い、外れたら遠い主記憶まで取りに行くから遅い。

ヒット率を H とすると、平均アクセス時間は：

• CPU X：40H + 400(1−H)
• CPU Y：20H + 580(1−H)

両者が等しい → 計算すると H = 0.9 = 90%。

👉 覚え方：速い方（Y）はキャッシュも主記憶もスピード差がデカいから、ヒット率が同じでも結果が変わる。等しくするには高いヒット率が必要。

なぜこれが正解か

正解は b（0.90）。ヒット率を H とおく。実効アクセス時間 = ヒット時間×H + ミス時間×(1−H)。

• CPU X：40H + 400(1−H) = 400 − 360H
• CPU Y：20H + 580(1−H) = 580 − 560H

両者が等しいので：

```

400 − 360H = 580 − 560H

200H = 180

H = 0.90

```

各選択肢の解説

• a 0.75、c 0.95、d 0.96：いずれも方程式を解いた結果に合わず誤り。式の符号ミスや係数取り違えで近い数字が出るため要注意。

覚え方・ひっかけ注意

実効アクセス時間 = キャッシュ時間 × H + 主記憶時間 × (1−H)。ヒット時もキャッシュアクセスは発生するので、よくある誤式「ミス時に主記憶＋キャッシュ両方」は不要。本問のように「2構成の処理時間が等しい」と問われたら両式をイコールで結んでHについて解くだけで機械的に答えが出る。

理論的背景・仕組みの詳細

キャッシュメモリは参照の局所性（時間的局所性・空間的局所性）を前提に、頻繁にアクセスされるデータを高速SRAMに保持する階層構造。実効アクセス時間（AMAT, Average Memory Access Time）の正確な式は：

```

AMAT = Hit Time + Miss Rate × Miss Penalty

```

これは「ヒット時もキャッシュアクセスはする＋ミス時にペナルティ追加」の表現。本問の式 (40H + 400(1−H)) はミス時間に主記憶アクセス全部を計上した等価式で、Miss Penalty = 主記憶時間 − キャッシュ時間 として再整理しても同じ結果になる。多階層キャッシュ（L1/L2/L3）では再帰的に AMAT を計算する。

実務での使われ方・関連規格/法令

現代CPU（Intel Core、AMD Ryzen、Apple Silicon）はL1（32–64KB／コア）・L2（256KB–2MB／コア）・L3（数十MB／共有）の3階層が一般的。ヒット時間はL1で4サイクル、L2で12サイクル、L3で40サイクル、DRAMで200–300サイクルが目安。性能チューニングではキャッシュラインサイズ（64バイトが標準）を意識した構造体配置、False Sharing回避、Cache-Oblivious Algorithm（再帰分割で自然にキャッシュ効率が上がる設計）が重要。プロファイラ（perf、Intel VTune、AMD μProf）でL1/L2ミス率を計測しチューニングする。

試験での位置づけ

FE科目Aのコンピュータ構成要素領域で毎回1問以上出題される頻出計算問題。「実効アクセス時間」「ヒット率」「ミスペナルティ」の3点セット。応用情報技術者試験では、ライトスルー/ライトバックの違い、フルアソシアティブ/セットアソシアティブ/ダイレクトマップの比較、3CのMisses（Compulsory・Capacity・Conflict）の分類まで踏み込む。エンベデッドシステムスペシャリストでは組込み向けキャッシュ設計（ロックキャッシュ、スクラッチパッドメモリ）も対象。

選択肢の発展補足

MESI（Modified-Exclusive-Shared-Invalid）プロトコルやMOESI、MESIFはキャッシュコヒーレンシを保つ仕組みでマルチコア性能の核心。仮想記憶ではTLB（Translation Lookaside Buffer）が「ページテーブルのキャッシュ」として動き、TLBミスが大きなペナルティになる（数百サイクル＋ページウォーク）。性能分析の現代的視点として Roofline Model（演算強度 vs メモリ帯域）が標準化されており、キャッシュ最適化はメモリ律速アプリでは死活問題。GPUのL1/L2、CUDAのShared Memoryも同じ階層思想で設計されている。本問の「同じ性能で達成すべきヒット率」を求める形式は、実機選定や性能予測の縮図である。