基本情報 平成30年度 秋期 問21｜テクノロジ系に関する問題

答えは d です。

DRAM（ディーラム）＝Dynamic Random Access Memory＝PCの主記憶（メインメモリ）に使われる半導体メモリ。

コンデンサに電荷を貯める仕組みで、放っておくと電荷が逃げてデータが消えるので、定期的に書き直し（リフレッシュ）が必要なのが特徴。安くて大容量にできるので主記憶に最適です。

👉 覚え方：DRAM＝忘れっぽいから定期リフレッシュ！PCのメモリ！

ほかの選択肢：a 1バイト単位書込みの不揮発性＝EEPROM／b NAND/NOR型不揮発性＝フラッシュメモリ／c フリップフロップ＝SRAM（キャッシュメモリ）。

なぜこれが正解か

正解は d。DRAM（Dynamic RAM）はメモリセルを1トランジスタ＋1コンデンサで構成し、コンデンサに蓄積された電荷でデータを保持する揮発性メモリ。コンデンサの電荷は時間とともにリークするため、定期的なリフレッシュ動作（典型的に数十ms周期）で電荷を再充電する必要がある。SRAMより集積度が高く安価で、PCの主記憶に標準採用される。

各選択肢の解説

• a 1バイト単位の不揮発性メモリ：EEPROM。マイクロコントローラの設定値保存等で使用。
• b NAND/NOR型不揮発性、SSD用：フラッシュメモリ。NANDはストレージ、NORはコード実行向け。
• c フリップフロップ構成、キャッシュ用：SRAM（Static RAM）。高速だが集積度低・高コスト、L1/L2キャッシュ。
• d リフレッシュ動作必要、PC主記憶 → DRAM（正解）。

覚え方・ひっかけ注意

揮発性 vs 不揮発性、Dynamic（リフレッシュ要）vs Static（不要）の2軸で整理：

• SRAM：高速、Static、揮発性、CPU内キャッシュ。
• DRAM：標準速、Dynamic（要リフレッシュ）、揮発性、主記憶。
• EEPROM/フラッシュ：低速、不揮発性、ストレージ・ファームウェア。

DRAM のメモリセル構造

1T1C構造（1Transistor + 1Capacitor）：データはコンデンサの電荷で表現、トランジスタはアクセスゲートとして動作。1ビット辺りの面積が小さく高集積化可能。FinFET、3D構造（HBM）等で微細化進行。

リフレッシュ動作

• 典型周期：64ms以内に全セルを再書き込み（JEDEC仕様）。
• 方式：Auto Refresh（メモリコントローラが管理）、Self Refresh（DRAM内部回路）、Partial Array Self Refresh（PASR）（モバイル省電力用）。
• オーバーヘッド：リフレッシュ中はアクセス不可、性能の数%を消費。

DRAM の世代

SRAM との比較

不揮発性メモリ（NVRAM）の台頭

• 3D XPoint（Intel Optane）：DRAMとフラッシュの中間、不揮発でDRAM並みの速度を狙ったが商業終了。
• MRAM（磁気抵抗）：STT-MRAMが組込み・キャッシュ用途で実用化。
• ReRAM（抵抗変化）：低消費電力、IoT向け。
• PCM（相変化）：書換え耐性。
• NVDIMM：DDRスロット互換の不揮発DIMM。

試験での位置づけ

FE「ハードウェア／メモリ」分野で毎期出題の頻出領域。SRAM/DRAM/EEPROM/フラッシュの特徴判別、アクセス時間計算、キャッシュ階層の理解は確実な得点源。応用情報・エンベデッドではECC（誤り訂正符号）、メモリインタリービング、NUMA、ヘテロメモリアーキテクチャまで踏み込む。

セキュリティ脅威

• Rowhammer 攻撃：隣接行への高頻度アクセスでビット反転を誘発、特権昇格が可能になる脆弱性（2014発見）。
• Cold Boot 攻撃：DRAM の残留電荷で電源OFF後も短時間データ保持、メモリ吸い出し攻撃。
• 対策：DDR4のtRR、ハードウェアECC、メモリ暗号化（AMD SME、Intel TME）。

選択肢の発展補足

cのSRAMはCPU内にL1（数十KB、1サイクル）、L2（数百KB、10サイクル）、L3（数MB〜、数十サイクル）として階層配置。Tightly Coupled Memory（TCM）は組込みCPUのSRAM領域。bのNANDフラッシュはSLC/MLC/TLC/QLCでビット/セル数が増えるほど大容量化するが書換え耐性は低下、ウェアレベリングで寿命を延長。